Si512
Active
13.56MHz，ISO/IEC14443 A/B& Felica，QFN32封装
产品概述
| 频段 | 13.56MHz | ||
|---|---|---|---|
| 支持协议 | ISO/IEC 14443 A/B和 Felica | ||
| 支持主机接口 | SPI接口 | I2C接口 | 串行UART |
| 典型操作距离 | NFCIP-1 模式下典型工作距离最大可达50mm（具体视天线的长度和调谐，以及电源而定） | ||
| ISO 14443A卡和 Felica 卡模拟模式下典型工作距离在100mm左右（具体视天线的长度和调谐，以及外部场的强度而定） | |||
| 电流 | 7.8uA自动寻卡电流（500ms） | ||
| 1.1uA 硬掉电电流（3.3V） | |||
| 1.1uA 软掉电电流（3.3V） | |||
| 电源电压 | 2.5-3.6V | ||
|
超低功耗自动 载波侦测功能 (ACD*) |
自动检测 13.56MHz 外部射频场和射频卡 | ||
| ACD 过程不需要 MCU 干预 | |||
| OSC 起振失败监测功能 | |||
| 其它 | 读卡器模式下支持 ISO 14443 A 协议 | ||
| 支持 ISO/IEC 14443 A/B更高速率通信，最高达848kBd | |||
| 高度集成的模拟电路，解调和译码响应 | |||
| 带缓冲的输出驱动器，使用少量的外围元件与天线连接 | |||
| 集成 RF 场检测器 | |||
| 集成数据模式检测器 | |||
| 支持自测试 | |||
| 64 字节 FIFO | |||
| 灵活的中断模式 | |||
| 低功耗硬复位功能 | |||
| 支持软掉电模式 | |||
| 集成可编程定时器 | |||
| 27.12MHz 内部振荡器 | |||
| 集成 CRC 协处理器 | |||
| 可编程 I/O 管脚 | |||
QFN32 / 5*5*0.8mm
Si512 是一个高度集成的NFC前端，支持13.56MHz下的多种主动/被动模式非接触式通信方法和协议，支持自动载波侦测功能（ACD）。
Si512 前端有 5 种工作模式：
·读写器模式，支持 ISO 14443A和Felica
·读写器模式，支持 ISO 14443B
·卡模拟模式，支持 ISO 14443A和Felica
·NFCIP-1模式
·ACD模式，以超低功耗实现自动的卡检测和场检测
无需外围其他电路，Si512的内部发送器可驱动读写器天线与 ISO/IEC 14443 A/B卡和应答机通信。接收器模块提供一个强大而可靠的电路，用以解调译码ISO/IEC 14443 A/B兼容卡及应答机信号。数字模块处理完整的ISO/IEC 14443 A/B 帧和错误检测功能(奇偶和CRC)。
Si512读卡器模式下支持全层 ISO 14443B 协议，提供了晶振、线圈等附加组件，可以实现ISO 14443-4和ISO 14443B防冲突标准。
Si512读卡器模式下支持 Felica 通信方式，为了处理 Felica 信号，其接收机部分实现了可靠的解调解码电路。芯片的数字部分可以处理 Felica 帧及其错误检测（CRC）。Si512支持Felica更高速的通信，双向数据传输速率高达 424kbits/s。卡模拟模式下，Si512可以以ISO14443A或者Felica卡的形式响应读卡器命令。Si512的数字部分可以产生负载调制信号，通过外部电路将响应送回读卡器。
NFCIP-1 模式下，Si512可以直接与支持 NFCIP-1 的设备进行通信。NFCIP-1 模式提供了符合 Ecma 340 和 ISO 18092 标准的通信模式，数据传输速率最高可达424kbits/s。芯片的数字部分可以完整地处理NFCIP-1帧及其错误检测。
ACD 模式下，芯片大部分时间处于休眠状态，由3K RC定时唤醒，以超低功耗侦测13.56MHz 的射频场和射频卡，检测到场或卡自动产生中断唤醒 MCU。侦测场和卡的功能可以单独使能。在典型的500ms轮询周期下，电流约为7.8uA。整个ACD过程不需要MCU干预。
芯片实现了多种主机接口：
- SPI 接口，速率高达10Mbits/s
- 标准双线串行接口，快速模式速率达 400kBd，高速模式速率达 3400kBd
- 串行 UART，速率达1228.8kBd
Si512 芯片图
脚位图
典型应用原理图
开发测试套件
应用领域
-
智能支付系统
-
智能门锁
产品订购
开发套件&支持
相关产品
| 13.56MHz | 支持协议 | 是否支持ACD功能 | SPI接口 | UART接口 | I/C接口 | 封装 | 典型操作距离 |
| Si522A | ISO14443 A | √ | √ | √ | √ | QFN32 | 50mm |
| Si523 | ISO14443 A/B | √ | √ | √ | √ | QFN32 | 50mm |
| Ci522(QFN16) | ISO14443 A | / | √ | / | / | QFN16/ESOP16 | 50mm |
| Ci522(ESOP16) | |||||||
| Ci523(QFN16) | ISO14443 A/B | / | √ | / | / | QFN16/ESOP16 | 50mm |
| Ci523(ESOP16) | |||||||
| Ci520 | ISO14443 A | / | √ | / | / | QFN32 | 50mm |
| Ci521 | ISO14443 A/B | / | √ | / | / | QFN32 | 50mm |
| Si522 | ISO14443 A | / | √ | √ | √ | QFN32 | 50mm |
| MCU | Core Platform | Memory | Timer | Power & Safe | Interface | Analog | 封装 |
| CSM32RV20 (QFN32) |
RISC-V RV32IMAC Core（2.6 CoreMark/MHz） Up to 32MHz |
4KB SRAM 40KB Flash 512B NVM |
2×Timer 1×RTC 1×WUP |
4×LPMODE,LP(min)＜1uA （IWDG WUP Run) IWDG 32bit TRNG 1.8~5.5V supply |
2×SPI | 1×13/14/15/16bit ADC | QFN32 |
| 30×GPIO | 3×COMP | ||||||
| 16×INT | RF Detection | ||||||
| CSM32RV20 (TSSOP20) | 1×SPI | 1×13/14/15/16bit ADC | TSSOP20 | ||||
| 18×GPIO | RF Detection | ||||||
| 16×INT | |||||||
| CSM32RV20 (QFN20) | 1×SPI | 1×13/14/15/16bit ADC | QFN20 | ||||
| 19×GPIO | 1×COMP | ||||||
| 16×INT |
